Deja un mensaje
¡Te llamaremos pronto!
¡Su mensaje debe tener entre 20 y 3.000 caracteres!
¡Por favor revise su correo electrónico!
Más información facilita una mejor comunicación.
¡Enviado satisfactoriamente!
¡Te llamaremos pronto!
Deja un mensaje
¡Te llamaremos pronto!
¡Su mensaje debe tener entre 20 y 3.000 caracteres!
¡Por favor revise su correo electrónico!
—— Nishikawa de Japón
—— Luis de los Estados Unidos
—— Richardg de Alemania
—— Tim de Malasia
—— Vincent de Rusia
—— Nishikawa de Japón
—— Sam de los Estados Unidos
—— Lina de Alemania
Lógica programable IC de la energía baja del alto rendimiento A3P250-FGG256I del microchip de la fuente
Descripción de producto
Los dispositivos de A3P250-FGG256I tienen hasta 1 millón de puertas del sistema, apoyadas con hasta 144 kbits de usuario SRAM y hasta 300 I/Os del dual-puerto verdadero.
Característica
700 Mbps RDA, I/Os LVDS-capaz (A3P250 y antedichos)
operación del Mezclado-voltaje 1.5V, 1.8V, 2.5V, y 3.3V
Ayuda del voltaje de fuente de alimentación de la amplia gama por JESD8-B, permitiendo que I/Os actúe desde 2.7V a 3.6V
Voltajes-para arriba Banco-a elección de la entrada-salida a 4 bancos por microprocesador
Estándares de terminación única de la entrada-salida: LVTTL, LVCMOS 3.3V/2.5V/1.8V/1.5V, 3.3V PCI/3.3V PCI-X, y LVCMOS 2.5V/5.0V entraron
Estándares diferenciados de la entrada-salida: LVPECL, LVDS, B-LVDS, y M-LVDS
La entrada-salida se registra en la entrada, salida, y permite las trayectorias
I/Os que ahorra Caliente-intercambiable y frío
Apoyado solamente por los dispositivos A3P030.
Tarifa de ciénaga de la salida y fuerza programables de la impulsión
Débil levante /-Down
Prueba de la exploración del límite de IEEE 1149,1 (JTAG)
Paquetes Pin-compatibles a través de la familia de ProASIC 3