Lógica programable IC 10M50DAF256C7G FPGA - arsenal de puerta programable del campo 256-FBGA

Lógica programable IC 10M50DAF256C7G FPGA - arsenal de puerta programable del campo 256-FBGA

Descripción de producto de 10M50DAF256C7G

Transmisores-receptores de la característica de 10M50DAF256C7G Stratix® 10 TX FPGAs, capaces poder-eficientes, bimodales de ambos 57,8 Gbps PAM4 (modulación de amplitud de pulso) y 28,9 operación de los Gbps NRZ (no vuelva a cero).
10M50DAF256C7G además de los 57,8 Gbps PAM4/28,9 transmisores-receptores bimodales de los Gbps NRZ, Stratix 10 dispositivos de TX ofrecen varias otras innovaciones de la brecha.

Especificación de 10M50DAF256C7G

Características de 10M50DAF256C7G

• Toda la nueva arquitectura de la base de Hyperflex™ que entrega 2X el funcionamiento de la base comparado a la generación anterior FPGAs de alto rendimiento
• tecnología de la tri puerta de 14 nanómetro (FinFET)
• Tecnología heterogénea del Sistema-en-paquete 3D (sorbo)
• Tela monolítica de la base con hasta 2,8 millones de elementos de lógica (LEs)
• Hasta 144 llenos - canales a dos caras del transmisor-receptor en las tejas heterogéneas del transmisor-receptor del sorbo 3D
• Tarifas de datos del transmisor-receptor hasta 57,8 Gbps PAM4 y 28,9 Gbps NRZ para el microprocesador-a-microprocesador, el microprocesador-a-módulo, y los usos de la placa madre
• ESRAM integrado (47,25 Mbit) en dispositivos selectos, y bloques de memoria internos de M20K (20 Kb) SRAM
• Síntesis fraccionaria y el tanque ultrabajo del LC de la inquietud basados para transmitir los lazos sincronizados en fase (PLLs)
• Bloques duros de la propiedad intelectual del PCI Express® Gen3 x16 (IP)
• Difícilmente 10/25/100 Ethernet MAC de los Gbps con Reed-Solomon dedicado FEC para las señales de NRZ (528, 514) y las señales PAM4 (544, 514)

Híper-registro de Bypassable de 10M50DAF256C7G

Los Híper-registros permiten a las técnicas de diseño dominantes siguientes alcanzar los aumentos del funcionamiento de la base 2X:

• Híper-Retiming del grano fino para eliminar las rutas críticas
• Híper-cañería cero del estado latente para eliminar el encaminamiento de retrasos
• Híper-optimización flexible para el funcionamiento de la mejor-en-clase

Ejecutando estas técnicas en su diseño, las herramientas de diseño Híper-enteradas hacen uso automáticamente de los Híper-registros para alcanzar frecuencia de reloj máxima de la base.

FAQ
Q. ¿Son sus productos originales?
: Sí, todos los productos son importación original original, nueva son nuestro propósito.
Q: ¿Qué certificados usted tiene?
: Somos compañía del ISO y miembro certificados 9001:2015 de ERAI.
Q: ¿Puede usted apoyar orden o la muestra de la pequeña cantidad? ¿Está la muestra libre?
: Sí, apoyamos orden de la muestra y pequeña orden. El coste de la muestra es diferente según su orden o proyecto.
Q: ¿Cómo enviar mi orden? ¿Es seguro?
: Utilizamos expreso para enviar, por ejemplo DHL, Fedex, UPS, TNT, EMS.We podemos también utilizar su promotor sugerido. Los productos estarán en el bueno que embala y asegurar la seguridad y nos sea responsable al daño del producto a su orden.
Q: ¿Qué sobre el plazo de ejecución?
: Podemos enviar las partes comunes en el plazo de 5 días laborables. Si sin la acción, confirmaremos el plazo de ejecución para usted basamos en su cantidad de la orden.